K100器件中占用的逻辑单元为3608个（共4160个逻辑门）。
表1 吞吐量测试结果（单位Mbit/s）
路数/包长
64
128
256
512
1.24
1280
1518
1
2.44
2.19
2.05
1.99
1.97
1.97
1.97
2
4.85
4.33
4.06
4.00
3.98
3.93
3.93
3
7.25
6.41
6.09
5.93
5.75
5.75
5.75
4
9.57
8.57
8.06
7.97
7.83
7.80
7.80
5
11.88
10.76
10.25
9.88
9.75
9.75
9.75
6
14.47
12.72
12.06
11.75
11.74
11.43
11.43
7
16.82
15.07
14.25
13.87
13.50
13.50
13.50
8
19.27
17.26
16.13
15.75
15.37
15.37
15.37
表2 以太网口传输时延（单位μs）
包长
64
128
256
512
1024
1280
1518
Cut
Trough
400.4
437.0
516.9
670.4
976.9
1130.1
1278.1
Store and
Forward
395.3
426.8
496.5
629.5
895.0
1027.7
1156.7
在开发过程中由于采用高级硬件编程语言→编程器件的设计实现过程，大大缩短了开发周期，增加了硬件设计的灵活性和可移植性，也避免了专用集成电路设计的高风险。采用逻辑仿真与后时序仿真相结合的验证方法，基本可以保证设计的可靠性。基于上述优点，这种开发方式在中小指集成电路开发中已得到广泛的应用。尤其是近年来，硬件方面伴随着微电子工艺的迅速发展，编程器件的集成度正在成倍增长，越来越多的ASIC单元如微处理器、专用接口等嵌入编程器件中，使其适用范围更广；软件方面EDA开发商提供了众多的Ipcore及仿真工具，使得编程过程进一步简化，可靠性也不断增强；在此基础上SYS On Programmable Chip技术也开始走向商业化，为编程器件的发展提供了更为广阔的空间。
上一页 [1] [2] [3] [4] [5] |
